





PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-141542

(43) Date of publication of application: 20.05.1994

(51)Int.CI.

HO2M 3/28

(21)Application number: 04-289995

(71)Applicant: FANUC LTD

(22)Date of filing:

28.10.1992


(72)Inventor: NAKADA EIJI

(54) SWITCHING POWER SOURCE CIRCUIT

(57)Abstract:

PURPOSE: To achieve high-speed switching and reduce loss due to continuity loss in a switching power source circuit of a stabilized power source.

CONSTITUTION: Input terminal T11 is connected to one end of a primary terminal of a transformer TR, the other end of the primary terminal of the transformer TR is connected to the drain side of a field-effect transistor Q1, and source side of the field-effect transistor Q1 is connected to the input terminal T12. A capacitor C is connected to the input terminals T11 and T12 in parallel. An insulation gate bipolar mode transistor Q2 is connected to the other end of the primary terminal of the transformer TR and input terminal 12 in parallel with the field-effect transistor Q1. The collector terminal of the insulation gate bipolar mode transistor Q2 is connected to the other end of the primary terminal of the transformer TR and its emitter terminal is connected to the input terminal T12.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-141542

(43)公開日 平成6年(1994)5月20日

(51)Int.Cl.⁵ H 0 2 M 3/28

識別記号 月

庁内整理番号 S 8726-5H FΙ

技術表示箇所

審査請求 未請求 請求項の数 2(全 7 頁)

(21)出願番号

特願平4-289995

(22)出願日

平成 4年(1992)10月28日

(71)出願人 390008235

ファナック株式会社

山梨県南都留郡忍野村忍草字古馬場3580番

地

(72)発明者 中田 英治

山梨県南都留郡忍野村忍草字古馬場3580番

地 ファナック株式会社内


(74)代理人 弁理士 服部 毅巖

(54)【発明の名称】 スイッチング電源回路

(57)【要約】

【目的】 安定化電源装置のスイッチング電源回路に関し、高速にスイッチングを行うとともに導通損による損失を低減する。

【構成】 入力端子T11はトランスTRの一次側端子の一端に接続され、トランスTRの一次側端子の他端は電界効果トランジスタQ1のドレイン側に接続され、さらに電界効果トランジスタQ1のソース側は入力端子T12に接続される。入力端子T11と入力端子T12との間にはコンデンサCが並列に接続される。トランスTRの一次側端子の他端と入力端子T12との間には、電界効果トランジスタQ1に並列して絶縁ゲートバイポーラモードトランジスタQ2のコレクタ端子はトランスTRの一次側端子の他端に、エミッタ端子は入力端子T12に、それぞれ接続される。



【特許請求の範囲】

【請求項1】 直流電圧をPWM (Pulse Width Modula tion;パルス幅変調) 信号に従って変圧して出力するスイッチング電源回路において、

PWM信号を出力するパルス幅制御回路と、

前記PWM信号を所定の時間だけ遅延させた遅延信号を 出力するディレイ回路と、

前記PWM信号と前記遅延信号との論理積をとり、スイッチング信号として出力する論理積回路と、

前記遅延信号を受けて直流電圧を断続する電界効果トランジスタ(FET;Field Effect Transistor)と、

前記電界効果トランジスタと並列に接続され、前記スイッチング信号を受けて前記直流電圧を断続する絶縁ゲートバイポーラモードトランジスタ(IGBT; Insulate d Gate Bipolar mode Transistor) と、

を有することを特徴とするスイッチング電源回路。

【請求項2】 前記ディレイ回路は、前記所定の時間を前記絶縁ゲートバイポーラモードトランジスタのターンオフ遅延時間と下降時間との和であるように構成したことを特徴とする請求項1記載のスイッチング電源回路。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は安定化電源装置のスイッチング電源回路に関し、特に直流電圧をPWM (Pulse Width Modulation;パルス幅変調) 信号に従って変圧して出力するスイッチング電源回路に関する。

[0002]

【従来の技術】従来のスイッチング電源回路は、パルス幅制御回路から出力されるPWM信号を受けた1個の電界効果トランジスタ(FET; Field Effect Transistor)によって直流電圧を断続して出力していた。

【0003】図4は、従来のスイッチング電源回路を示す図である。図において、スイッチング電源回路20は、パルス幅制御回路21、平滑回路22、コンデンサC、電界効果トランジスタQ及びトランスTRによって構成される。なお、パルス幅制御回路21は出力端子T23、T24から出力される出力電圧を監視して、PWM信号Wpを出力する。また、平滑回路22は、例えばダイオード、コイル及びコンデンサからなるチョーク入力型平滑回路である。これらのパルス幅制御回路21及40び平滑回路22の具体的な回路構成は従来から知られているので説明を省略する。

【0004】入力端子T21、T22には電源として、 図示されていない直流電源が接続される。この入力端子 T21はトランスTRの一次側端子の一端に接続され、 トランスTRの一次側端子の他端は電界効果トランジス タQのドレイン(drain)側に接続され、さらに電界効 果トランジスタQのソース(source)側は入力端子T2 2に接続され、一つの閉回路を構成している。なお、電 界効果トランジスタQのゲート(gate)側には、PWM 50 信号Wp を出力するパルス幅制御回路21が接続されている。

【0005】また、上記閉回路に並列して、入力端子T21と入力端子T22との間にはコンデンサCが接続されている。そして、トランスTRの二次側端子は平滑回路22の入力側に接続され、平滑回路22の出力側は出力端子T23, T24に接続されている。

【0006】この回路構成によって、入力端子T21, T22から入力された直流電圧は、パルス幅制御回路2 1から出力されるPWM信号Wpによって電界効果トランジスタQでスイッチングされる。また、電界効果トランジスタQのスイッチングに従ってトランスTRで入力側の直流電圧が変換され、平滑回路22を介して出力端子T23,T24から直流電圧が出力される。このスイッチングは比較的高速に行われるため、PWM信号Wpによって直流電圧の立ち上がり及び立ち下がりの遷移時に発生する遷移損は比較的小さい。

[0007]

【発明が解決しようとする課題】しかし、電界効果トランジスタQはドレイン側端子とソース側端子との間のオン抵抗が高いために、その分の直流電圧が降下する導通損が生じていた。このため、電流値を上げると導通損による損失が無視できなくなるという問題点があった。

【0008】本発明はこのような点に鑑みてなされたものであり、高速にスイッチングを行うとともに導通損による損失を低減するスイッチング電源回路を、提供することを目的とする。

[0009]

【課題を解決するための手段】本発明では上記課題を解決するために、直流電圧をPWM (Pulse Width Modula tion;パルス幅変調)信号に従って変圧して出力するスイッチング電源回路において、PWM信号を出力するパルス幅制御回路と、前記PWM信号を所定の時間だけ遅延させた遅延信号を出力するディレイ回路と、前記PWM信号と前記遅延信号との論理積をとり、スイッチング信号として出力する論理積回路と、前記遅延信号を受けて直流電圧を断続する電界効果トランジスタ(FET;Field Effect Transistor)と、前記電界効果トランジスタと並列に接続され、前記スイッチング信号を受けて前記直流電圧を断続する絶縁ゲートバイポーラモードトランジスタ(IGBT;Insulated Gate Bipolar mode Transistor)と、を有することを特徴とするスイッチング電源回路が提供される。

[0010]

【作用】パルス幅制御回路から出力されたPWM信号を受けたディレイ回路は、所定の時間だけ遅延させて遅延信号として出力する。また、論理積回路は、PWM信号と遅延信号との論理積をとり、スイッチング信号として出力する。そして、電界効果トランジスタは遅延信号を受けて直流電圧を断続し、この電界効果トランジスタと

3

並列に接続された絶縁ゲートバイポーラモードトランジ スタはスイッチング信号を受けて直流電圧を断続する。 【0011】この構成によって、PWM信号がオフから オンへ遷移するときは先に電界効果トランジスタ (FE T)がオンし、逆にPWM信号がオンからオフへ遷移す るときは先に絶縁ゲートバイポーラモードトランジスタ (IGBT) のゲート電圧が低下するとともにコレクタ 電圧が低下した後、電界効果トランジスタがオフする。 【0012】この絶縁ゲートバイポーラモードトランジ スタはBJT (Bipolar Junction Transistor)と同じく 10 飽和電圧が低く、スイッチング速度が遅い。このため、 電界効果トランジスタと組み合わせることによって、電 界効果トランジスタがオンの期間に絶縁バイポーラモー ドトランジスタをオンさせ、電界効果トランジスタの導 通損を低減させることができる。また、絶縁バイポーラ ・モードトランジスタのスイッチングを電界効果トランジ スタのオン期間内に限定することにより、絶縁バイポー ラモードトランジスタのスイッチング損を低減させるこ とができる。

[0013]

【実施例】以下、本発明の一実施例を図面に基づいて説 明する。図1は、本発明のスイッチング電源回路を示す 図である。図において、スイッチング電源回路10は、 パルス幅制御回路11、ディレイ回路12、論理積回路 13、平滑回路14、コンデンサC、電界効果トランジ スタ(FET)Q1、絶縁ゲートバイポーラモードトラ ンジスタ (IGBT) Q2及びトランスTRによって構 成される。なお、パルス幅制御回路11は出力端子T1 3, T14から出力される出力電圧を監視して、PWM 信号Wp を出力する。ディレイ回路12はこのPWM信 30 号Wp を受けて、所定の時間遅延させた遅延信号Wd を 出力する。論理積回路13はPWM信号Wp 及び遅延信 号Wd を受けて論理積を演算し、この演算結果はスイッ チング信号Ws として出力する。また、平滑回路14 は、例えばダイオード、コイル及びコンデンサからなる チョーク入力型平滑回路である。これらのパルス幅制御 回路11、ディレイ回路12、論理積回路13及び平滑 回路14の具体的な回路構成は従来から知られているの で説明を省略する。

【0014】入力端子T11, T12には電源として、図示されていない直流電源が接続される。この入力端子T11はトランスTRの一次側端子の一端に接続され、トランスTRの一次側端子の他端は電界効果トランジスタQ1のドレイン側に接続され、さらに電界効果トランジスタQ1のソース側は入力端子T12に接続され、一つの閉回路を構成している。

【0015】また、上記閉回路に並列して、入力端子T 11と入力端子T12との間にはコンデンサCが接続されている。さらに、トランスTRの一次側端子の他端と 入力端子T12との間には、電界効果トランジスタQ1 に並列して絶縁ゲートバイポーラモードトランジスタQ2が接続されている。この絶縁ゲートバイポーラモードトランジスタQ2のコレクタ端子はトランスTRの一次側端子の他端に、エミッタ端子は入力端子T12に、それぞれ接続されている。

【0016】なお、電界効果トランジスタQ1は絶縁ゲートバイポーラモードトランジスタQ2と比較してオン抵抗が大きく、かつ、導通状態と遮断状態との遷移に要する時間が十分に小さい。以下、簡単のために、絶縁ゲートバイポーラモードトランジスタQ2のスイッチング時間のみを考慮する。

【0017】次に、パルス幅制御回路11から出力され たPWM信号Wp はディレイ回路12及び論理積回路1 3に入力される。PWM信号Wp を受けたディレイ回路 12は所定の時間、具体的には後述する絶縁ゲートバイ ポーラモードトランジスタQ2のターンオフ遅延時間と 下降時間との和で示される時間だけ遅延させた遅延信号 Wd を出力する。このディレイ回路12の出力側は電界 効果トランジスタQ1のゲート (gate) 側に接続されて いるので、上記遅延信号Wd は電界効果トランジスタQ 1に入力される。同様に、PWM信号Wp 及び遅延信号 Wd を受けた論理積回路13は、これらの信号の論理積 を演算してスイッチング信号Ws として出力する。ま た、論理積回路13の出力側は絶縁ゲートバイポーラモ ードトランジスタQ2のゲート側に接続されているの で、上記スイッチング信号Ws は絶縁ゲートバイポーラ モードトランジスタQ2に入力される。

【0018】そして、トランスTRの二次側端子は平滑 回路14の入力側に接続され、平滑回路14の出力側は 出力端子T13, T14に接続されている。この回路構 成によって、入力端子T11, T12から入力された直 流電圧は、ディレイ回路12から出力される遅延信号W d によって電界効果トランジスタQ1がスイッチングさ れ、論理積回路13から出力されるスイッチング信号W s によって絶縁ゲートバイポーラモードトランジスタQ 2がスイッチングされる。この際、PWM信号Wp がオ フからオンへ遷移するときは先に電界効果トランジスタ Q1がオンし、逆にPWM信号Wp がオンからオフへ遷 移するときは先に絶縁ゲートバイポーラモードトランジ 40 スタQ2のゲート電圧が低下するとともにコレクタ電圧 が低下した後、電界効果トランジスタQ1がオフする。 【0019】したがって、オン抵抗の低い絶縁ゲートバ イポーラモードトランジスタQ2を、電界効果トランジ スタQ1に並列に接続することによって、導通損を低減 させることができる。

【0020】次に、絶縁ゲートバイポーラモードトランジスタQ2のターンオフ遅延時間と下降時間について説明する。図2はターンオフ遅延時間と下降時間を示す図である。この図では、図1に示す絶縁ゲートバイポーラ 50 モードトランジスタQ2が±5Vのスイッチング信号W

5

sをゲート電圧VGEとして受けて動作する場合を示す。 【0021】スイッチング信号Wsの変化に従って、時刻t1にゲート電圧VGEが-5Vからプラス側電圧の10%、すなわち+0.5Vに達する。また、このゲート電圧VGEの立ち上がりを受けて、時刻t2に絶縁ゲートバイポーラモードトランジスタQ2のコレクタ側からエミッタ側へ流れる電流Icがこの最大電流値の10%に達し、時刻t3にこの最大電流値の90%に達する。時刻t1と時刻t2と時刻t3との時間間隔はターンオン遅延時間td(on)であり、時刻t2と時刻t3との時間間隔は上昇時間trである。なお、この時コレクタ電圧VCEは、ゲート電圧VGEの立ち上がりを受けて立ち下がる。

【0023】次に、本発明のスイッチング電源回路10の動作についてタイムチャートを用いて説明する。図3は、図1に示すスイッチング電源回路のタイムチャートである。このタイムチャートはスイッチング電源回路10における時間の経過に従って変化する信号を示し、図面上部からPWM信号Wp、遅延信号Wd、スイッチング信号Ws、電界効果トランジスタQ1を流れる電流Ip 30及び絶縁ゲートバイポーラモードトランジスタQ2を流れる電流Icの各信号を示す。

- 【0024】時刻 t 1 1 で P W M 信号 W p が立ち上がる と、時刻 t 1 1 から図 2 に示すターンオフ遅延時間 t d (off)と下降時間 tf との和で示される時間(以下、単 に「遅延時間 t d 」という。) だけ遅れて、時刻 t 1 2 に遅延信号Wd 、スイッチング信号Ws 及び電流 Ip が 立ち上がる。また、電流 Ic は絶縁ゲートバイポーラモ ードトランジスタQ2のスイッチングの遅れのために時 刻 t 1 3 で立ち上がりを完了する。ここで、電界効果ト ランジスタQ1及び絶縁ゲートバイポーラモードトラン ジスタQ2の導通時におけるドレイン・ソース間電圧, コレクタ・エミッタ間電圧は共に入力直流電源電圧と比 較して十分に小さいものとする。この仮定の下では、電 界効果トランジスタQ1のみが導通しているときの電流 値は、絶縁ゲートバイポーラモードトランジスタQ2が 導通した後に、電界効果トランジスタQ1と絶縁ゲート バイポーラモードトランジスタQ2とのオン抵抗の比に 従って双方に分流した各電流値の和にほぼ等しい。

【0025】そして、時刻 t 14 σ P M 信号W P の立 S D できる最適な時間に設定してもよい。

ち下がりとともに、スイッチング信号Ws も立ち下がる。また、時刻 t 1 3 から遅延時間 t d だけ遅れて、時刻 t 1 4 に遅延信号Wd が立ち下がる。電流 I p は時刻 t 1 4 で一旦最大電流値になった後、スイッチング信号 W d に従って±0 A になる。電流 I c は時刻 t 1 4 からターンオフ遅延時間 t d (off) 後電流が低下し始め、時刻 t 1 5 で±0 A になる。

【0026】同様に、時刻 t 11で入力されるPWM信号Wp と異なるパルス幅が時刻 t 21で入力されても、時刻 t 21から遅延時間 t d だけ遅れて、時刻 t 22に遅延信号Wd 、スイッチング信号Ws 及び電流 I p が立ち上がる。電流 I c は絶縁ゲートバイポーラモードトランジスタQ 2のスイッチングの遅れのために時刻 t 23で立ち上がりを完了する。また、時刻 t 24でPWM信号Wp の立ち下がりとともにスイッチング信号Ws も立ち下がり、時刻 t 24から遅延時間 t d だけ遅れて、時刻 t 25に遅延信号Wd が立ち下がりを完了する。電流 I p は時刻 t 25で一旦最大電流値になった後、スイッチング信号Wdに従って±0Aになる。電流 I c は時刻t 24からターンオフ遅延時間 t d(off)後電流が低下し始め、時刻 t 25で±0Aになる。

【0027】こうして、PWM信号WPがオフからオンへ遷移するときは遅延信号Wdを受けた電界効果トランジスタQ1が先にオンし(時刻t12, t22)、その後絶縁ゲートバイポーラモードトランジスタQ2がオンする(時刻t13, t23)。逆に、PWM信号WPがオンからオフへ遷移するときはスイッチング信号WSを受けた絶縁ゲートバイポーラモードトランジスタQ2が先にオフし始め(時刻t14, t24)、その後電界効果トランジスタQ1とともにオフするため(時刻t15, t25)、PWM信号WPのオン・オフによる遷移損を低減させることができる。

【0028】また、オン抵抗が低い絶縁ゲートバイポーラモードトランジスタQ2を、電界効果トランジスタQ1と並列に接続することによって、導通損を低減させ、出力電圧の低下を防止することができる。

【0029】さらに、遅延時間 t d をターンオフ遅延時間 t d(off) と下降時間 t f との和で示される時間とすることによって、電界効果トランジスタQ1がオンしている間に絶縁ゲートバイポーラモードトランジスタQ2を確実にオフ動作させることができる。

【0030】以上の説明では、電界効果トランジスタQ1のスイッチング時間を「0」として遅延時間tdをターンオフ遅延時間td(off)と下降時間tfとの和で示される時間としたが、これに限ることなく使用される電界効果トランジスタQ1及び絶縁ゲートバイポーラモードトランジスタQ2の組み合わせに応じて、電界効果トランジスタQ1がオンしている間に絶縁ゲートバイポーラモードトランジスタQ2を確実にオフ動作させることができる最適な時間に設定してもよい。

7

[0031]

【発明の効果】以上説明したように本発明では、パルス幅制御回路から出力されたPWM信号を受けたディレイ回路が遅延信号を出力し、論理積回路がスイッチング信号を出力し、電界効果トランジスタが遅延信号を受けて直流電圧を断続し、電界効果トランジスタに並列に接続された絶縁ゲートバイポーラモードトランジスタの高速スイッチングにより遷移損を低減させることができ、絶縁ゲートバイポーラモードトランジスタにより導通損を低減させることができる。

【0032】したがって、遷移損及び導通損の低減によって、スイッチング電源回路全体の発熱量も低減できるため、放熱器の体積を削減することができる。

【図面の簡単な説明】

【図1】本発明のスイッチング電源回路を示す図である。

【図2】蓄積時間と下降時間を示す図である。

【図3】図1に示すスイッチング電源回路のタイムチャートである。

【図4】従来のスイッチング電源回路を示す図である。 【符号の説明】

- 10 スイッチング電源回路
- 11 パルス幅制御回路
- 12 ディレイ回路
- 13 論理積回路
- 14 平滑回路
- 10 Q1 FET (Field Effect Transistor:電界効果トラ ンジスタ)
 - Q 2 IGBT (Insulated Gate Bipolar mode Transi

stor;絶縁ゲートバイポーラモードトランジスタ)

TR トランス

C 平滑コンデンサ


Wp PWM (Pulse Width Modulation;パルス幅変

調) 信号


Wd 遅延信号


Ws スイッチング信号

【図2】



[図3]





[図4]

